PHASE COMPARIA CIRCUIT

Patent number:

JP2002171160

Publication date:

2002-06-14

Inventor:

UCHIDA HIROAKI

Applicant:

NEC ENG LTD

Classification:

- international:

H03K5/26; H03L7/08

- european:

Application number:


JP20000366905 20001201

Priority number(s):

Abstract of JP2002171160

PROBLEM TO BE SOLVED: To provide a phase comparing circuit which prevents generation of waveform deterioration in a recognition data output in the case of high speed operation, because many blocks except output terminals are connected with D-FFs connected with the output terminals used for the recognition data output, and deterioration of a band is caused by capacitive load of the blocks.

SOLUTION: This phase comparing circuit consists of a pair of input stage D-FFs 8, 9 wherein an input terminal 1 in which an input data signal is inputted is connected with a data input terminal D, and a clock signal whose phase is inverted is inputted in a clock input terminal C, a pair of output stage D-FFs 10, 11 wherein an output data signal of the D-FF 9 is inputted in the data input terminal D, and output data of the D-FF 8 are subjected to phase inversion mutually and inputted in the clock terminal C, and an adder 13 whose inputs are both outputs of the output stages D-FFs 10, 11.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-171160 (P2002-171160A)

(43)公開日 平成14年6月14日(2002.6.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H03K 5/26 H03L 7/08 H03K 5/26 5 J O 3 9

H03L 7/08 5J106

審査請求 未請求 請求項の数5 OL (全 11 頁)

(21)出願番号

(22)出願日

特願2000-366905(P2000-366905)

平成12年12月1日(2000.12.1)

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(72)発明者 内田 宏章

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内

(74)代理人 100081710

弁理士 福山 正博

Fターム(参考) 5J039 JJ07 JJ13 JJ20 KK09 KK20

MM03 MM16

5J106 AA04 CC26 DD42 DD43 DD48


JJ02 KK02 LL02

(54) 【発明の名称】 位相比較回路

(57)【要約】

【課題】識別データ出力用として使用される出力端子に 接続されるD-FFには、出力端子以外に多数のブロッ クが接続され、それらの容量負荷により、帯域の劣化を 引き起とすため、高速動作時における識別データ出力の 波形劣化を生じるのを回避する位相比較回路を提供す

【解決手段】入力データ信号が入力される入力端子1が データ入力端子Dに接続され、位相反転したクロック信 号がクロック入力端子Cに入力される1対の入力段D-FF8、9と、D-FF9の出力データ信号がデータ入 力端子Dに入力され、D-FF8の出力データを相互に 位相反転してクロック入力端子Cに入力される1対の出 力段D-FF10、11と、これら出力段D-FF1 0、11の両出力を入力とする加算器13とにより構成 される。



10

【特許請求の範囲】

【請求項1】それぞれデータ入力端子、クロック入力端 子および出力端子を有する 1 対の入力段 D型フリップフ ロップ(D-FF) および1対の出力段D-FFを備 え、前記入力段D-FFのデータ入力端子およびクロッ ク入力端子には入力データ信号および入力クロックが入 力され、前記出力段D-FFのデータ入力端子およびク ロック入力端子には前記前段D-FFの出力データが入 力される識別データ出力端子を有する位相比較回路にお いて、

前記1対の出力段D-FFの出力端子からの両出力デー タを入力とする加算器を設け、該加算器からの出力信号 を出力端子に出力することを特徴とする位相比較回路。 【請求項2】前記入力段D-FFのデータ入力端子には 入力データ信号を共通入力し、クロック入力端子には相 互に位相反転したクロック信号を入力し、前記出力段D -FFのデータ入力端子には前記1対の入力段D-FF の一方の出力信号を共通入力し、クロック入力端子には 前記入力段D-FFの他方の出力信号を相互に位相反転 較回路。

【請求項3】前記入力段D-FFの前記他方の出力信号 を前記識別データ出力端子に出力することを特徴とする 請求項2に記載の位相比較回路。

【請求項4】前記入力段および出力段D-FFのクロッ ク入力端子への信号の位相反転には、インバータを使用 することを特徴とする請求項1、2又は3に記載の位相

【請求項5】位相同期ループ(PLL)方式のクロック 求項1乃至4の何れかに記載の位相比較回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は位相比較回路、特に 半導体集積回路化に適するPLL(位相同期ループ)方 式のクロック・データ識別再生回路における位相比較回 路に関する。

[0002]

【従来の技術】位相比較回路は、入力データをクロック 信号で識別する時に、クロック信号の位相を入力データ の中央位置である最適ポイントに自動調整させるため等 に使用される基本電子回路の1つである。位相比較回路 の従来技術は、特開平9-162727号公報の「ディ ジタル形式位相比較器」、特開平10-327068号 公報の「ディジタルPLL回路」および特開2000-40957号公報の「PLL回路」等に開示されてい る。

【0003】従来の位相比較回路を図4乃至図10を参 照して説明する。図4は、従来の位相比較回路の第1例

特開2002-171160 フリップフロップ (D-FF) 8~11、3個のインバ ータ(位相反転器)5~7およびセレクタ12により構 成される。入力端子1からの入力信号をD-FF8およ び9のデータ入力端子Dに入力し、入力端子2からの入 力信号をD-FF8のクロック端子Cに直接、またD-FF9のクロック端子Cにインバータ5を介して入力す る。D-FF8のQ出力信号を、出力端子3に出力する と共に、D-FF10のクロック端子Cにインバータ6 を介して、またD-FF11のクロック端子Cの直接入 力する。一方、D-FF9のQ出力信号は、D-FF1 0のデータ入力端子Dにインバータ7を介して、またD -FF11のデータ入力端子Dに直接入力する。また、 D-FF10および11のQ出力信号は、セレクタ12 の両入力端子D1、D2に入力し、セレクタ12の出力 信号を出力端子4に供給するよう構成されている。 【0004】この位相比較回路の動作を、図5および図 6のタイミングチャートを参照して説明する。図5およ び図6において、(a)は入力端子1から入力されるデ ータ信号、(b)は入力端子2から入力されるクロック して入力することを特徴とする請求項 1 に記載の位相比 20 信号、(c)はD-FF8の出力信号、(d)はD-F F9の出力信号、(e)はD-FF10の出力信号、 (f) はD-FF11の出力信号および(g) はセレク タ12から出力端子4に出力されるの出力信号である。 図5において、(A)は位相合致時、(B)は位相進み 時および(C)は位相遅れ時のタイミングチャートであ る。また、図6は、データ信号のDutyが劣化した場 合のタイミングチャートであって、(A)は位相合致 時、(B)は入力データの立ち下がりから半クロック前 にクロックの立ち上がりがある場合および(C)は入力 ・データ識別再生回路に使用されることを特徴とする請 30 データの立ち上がりから半クロック後にクロックの立ち 上がりがある場合のタイミングチャートである。 【0005】先ず、D-FF8で、入力端子1から入力 したデータ信号(a)を入力端子2からのクロック信号 (b) の立ち上がりで識別する。このD-FF8の出力 を識別データとして出力端子3に出力する。一方、D-FF9で、入力端子1から入力したデータ(a)を入力 端子2からのクロック信号(b)をインバータ5で反転 させたクロック信号の立ち上がりで識別する。ことで、

D-FF9は、入力データ信号(a)のH(高レベル) →L(低レベル)およびL→Hの変化点を識別すること になる。この変化点は、データのH、Lが確定していな いため、識別結果はHおよびLをランダムに行き交う。 【0006】次に、D-FF10において、D-FF9 の出力データ(d)をインバータ7で反転させたデータ を、D-FF8の出力データ(c)をインバータ6で反 転させたデータの立ち上がりで識別する。また、D-F F11において、D-FF9の出力データ(d)をD-FF8の出力データ(c)の立ち上がりで識別する。 C れにより、D-FF10では、D-FF9の出力ランダ のブロック図である。この位相比較回路は、4個のD型 50 ムデータ(d)を反転したデータを、D-FF8の出力 3

データ(c)の立ち下がりで識別する。一方、D-FF 11では、D-FF9の出力ランダムデータ(d)をD-FF8の出力データ(c)の立ち上がりで識別することになる。セレクタ12の入力端子D1には、D-FF10の出力データ(e)を、入力端子D2には、D-FF11の出力データ(f)を入力する。このセレクタ12は、D-FF8の出力がHの時にD1を、Lの時にD2を出力する。位相が合致している時のセレクタ12の出力(g)は、HとLをランダムに行き交うデータとなる。この信号を出力端子4に出力して平均値化すること 10により、HとLの中間、即ちMiddleとなる。

【0007】ととで、入力データに対してVCOクロックの位相が進んだ状態を図5(B)に示す。位相が進んだ場合には、D-FF8&D-FF9は、同じデータをそれぞれクロックの立ち上がりと立ち下がりで識別するととになる。D-FF8の出力(c)は、D-FF9の出力(d)より半クロック進んでいる状態となる。とれにより、D-FF10&D-FF110出力(e)、

(f)は、L固定となるため、セレクタ12の出力(g)はL固定となる。次に、入力データに対してVC Oクロックの位相が遅れた状態を図5(C)に示す。位相が遅れた状態でも、D-FF8とD-FF9は、同じデータをそれぞれクロックの立ち上がりと立ち下がりで識別することになる。D-FF8の出力(c)は、D-FF9の出力(d)より半クロック遅れている状態となる。これにより、D-FF10とD-FF11の出力(e)、(f)は、H固定となるので、セレクタ12の出力(g)はH固定となる。

【0008】次に、図6を参照して入力データ(a)の Dutyが劣化した場合の動作を説明する。図6(A) は、位相が合致した場合を示す。図6(B)は、入力デ ータ(a)の立ち下がりとクロック信号(b)の立ち下 がりが一致した状態である。D-FF9の出力(d) は、入力データの立ち下がりとクロック信号の立ち下が りが一致した箇所のみランダムデータとなる。D-FF 10では、D-FF9のランダムデータのみを識別し、 D-FF11ではランダムデータ以外を識別する。とれ により、D-FF10の出力(e)はランダムデータの み、D-FF11の出力はL固定となる。そこで、セレ クタ12の出力(g)は、ランダムデータとしが重なっ 40 た状態となるので、平均値はMiddleより低くな る。また、図6 (C) に示す如く入力データの立ち上 がりとクロック信号の立ち下がりが一致した時は、D-FF9の出力(d)は、入力データ(a)の立ち上がり とクロック信号(b)の立ち下がりが一致した箇所のみ ランダムデータとなる。D-FF10では、D-FF9 のランダムデータ以外を識別し、D-FF11では、ラ ンダムデータのみを識別する。これにより、D-FF1 0の出力はH固定、D-FF11の出力(e)はランダ

(g)は、ランダムデータとHが重なった状態となり、 平均値はMiddleより高くなる。

【0009】従って、入力データのDutyが劣化した場合は、図6(A)に示す如く、D-FF10の出力データ(e)がH固定、D-FF11の出力データ(f)がL固定となる。そこで、セレクタ12の出力信号(g)は、入力データと同じパタンで、Dutyが補正された信号となり、平均値がMiddleとなる状態、即ち図6(B)(C)の状態の間である、入力データ(a)の立ち上がりと立ち下がりの略中心で位相が合致する。

【0010】上述した従来例のジッタ特性を改善するた めに、図7および図8に示す位相比較回路が提案されて いる。尚、便宜上、上述した図4の回路素子に対応する 回路素子には、同様の参照符号を使用している。図7の 位相比較回路は、3個のD-FF8、9および11と1 個のインバータ5により構成されている。また、図8の 位相比較回路は、3個のD-FF8~10と、3個のイ ンバータ5~7により構成されている。図7に示す位相 20 比較回路の動作タイミングチャートは、図9(A)およ び(B)に示す。即ち、図9(A)に示す如く、この位 相比較回路では、入力データ(a)をD-FF9のデー タ入力端子Dに入力し、クロック信号(b)をインバー タ5で反転させたクロック信号をクロック端子Cに入力 する。そのクロック信号の立ち上がり(即ちクロック信 号の立ち下がり)で入力データ(a)の立ち上がり変化 点を識別したとき、D-FF11の出力データ(e)の 平均値がMiddleとなり位相が合致したと見なす動 作をする。このため、図9(B)に示すタイミングチャ ートの如く入力データのDutyが劣化した場合には、 入力データ(a)の立ち上がり変化点から半クロック遅 れたところにクロック信号(b)の立ち上がりが来るよ うに動作する。そこで、入力データとクロック信号の識 別点がデータの立ち上がりと立ち下がりの中心である最 適点からずれてしまう。

【0011】一方、図8に示す位相比較回路もD-FF10に入力される信号が反転しているだけである。従って、図10のタイミングチャートの如く、入力データ(a)のDutyが劣化した場合には、クロック信号(b)の立ち下がりで入力データの立ち下がり変化点を識別したとき、D-FF10の出力平均値がMiddleとなり、位相が合致したと見なす動作をする。このため、図7および図8の位相比較回路は、Duty劣化時に問題が発生する。

[0012]

ランダムデータとなる。D-FF10では、D-FF9 【発明が解決しようとする課題】上述した従来の位相比のランダムデータ以外を識別し、D-FF11では、ラ 較回路は、識別データ出力用として使用される出力端子ンダムデータのみを識別する。これにより、D-FF1 に接続されるD-FFには、出力端子以外にインバー タ、D-FF11の出力(e)はランダ タ、D-FFおよびセレクタの合計3個のブロックが接ムデータのみとなる。そこで、セレクタ12の出力信号 50 続される。これら各ブロックには、入力静電容量が存在

4

10

し、これがD-FF8の容量負荷となり、帯域の劣化を 引き起とす。そのため、髙速動作時における識別データ 出力の波形劣化が問題となる。

[0013]

【発明の目的】従って、本発明の目的は、識別データ出 カ用として使用される出力端子に接続されるD-FFの 容量負荷を低減し、高速動作時における識別データ出力 の波形劣化を低減させる位相比較回路を提供することで ある。

[0014]

【課題を解決するための手段】本発明の位相比較回路 は、それぞれデータ入力端子、クロック入力端子および 出力端子を有する1対の入力段D型フリップフロップ (D-FF) および1対の出力段D-FFを備え、入力 段D-FFのデータ入力端子およびクロック入力端子に は入力データ信号および入力クロック信号が入力され、 出力段D-FFのデータ入力端子およびクロック入力端 子には入力段D-FFの出力データが入力される識別デ ータ出力端子を有する回路であって、1対の出力段D-FFの出力端子からの両出力データを入力とする加算器 を設け、この加算器の出力信号を出力端子に出力する。 【0015】また、本発明の位相比較回路の好適実施形 態によると、入力段D-FFのデータ入力端子には入力 データ信号を共通入力し、クロック入力端子には相互に 位相反転したクロック信号を入力し、出力段D-FFの データ入力端子には、1対の入力段D-FFの一方の出 力信号を共通入力し、クロック入力端子には入力段Dー FFの他方の出力信号を相互に位相反転して入力する。 入力段D-FFの上述した他方の出力信号を識別データ ロック入力端子への信号の位相反転には、インバータを 使用する。位相同期ループ(PLL)方式のクロック・ データ識別再生回路に使用される。

[0016]

【発明の実施の形態】以下、本発明による位相比較回路 の好適実施形態の構成および動作を、添付図面を参照し て詳細に説明する。

【0017】先ず、図1は、本発明による位相比較回路 の好適実施形態の構成を示すブロック図である。との位 の出力段D-FF10、11の合計4個のD-FF8~ 11、2個のインバータ5、6および加算器13により 構成される。更に、入力データが入力されるデータ入力 端子1、クロック信号が入力されるクロック入力端子2 および1対の出力端子3、4を有する。

【0018】データ入力端子1は、入力段D-FF8、 9のデータ入力端子Dに接続される。 一方、クロック 入力端子2は、D-FF8のクロック入力端子Cとイン バータ5の入力端子に接続される。インバータ5の出力 端子は、D-FF9のクロック入力端子Cに接続され

る。D-FF9の出力端子は、出力段D-FF10、1 1のデータ入力端子Dに接続される。D-FF8の出力 端子Qは、D-FF11のクロック入力端子C、出力端 子3およびインバータ6の入力端子に接続される。イン バータ6の出力端子は、D-FF10のクロック入力端 子Cに接続される。加算器13の入力端子には、D-F F10およびD-FF11の出力端子Qがそれぞれ接続 される。加算器13の出力端子に、出力端子4が接続さ れる。

【0019】次に、図1に示す位相比較回路の動作を、 図2および図3のタイミングチャートを参照して説明す る。図2および図3において、(a)はデータ入力端子 1から入力されるデータ信号、(b)はクロック信号、 (c) はD-FF8の出力データ、(d) はD-FF9 の出力データ、(e)はD-FF10の出力データ、 (f)はD-FF11の出力データおよび(g)は加算 器13の出力信号である。

【0020】先ず、図2(A)は、入力データ(a)と クロック信号(b)の位相が最適な状態(位相合致状 20 態) におけるタイミングチャートである。入力段D-F F8、9において、入力データ(a)をそれぞれクロッ ク信号(b)の立ち上がりおよび立ち下がりで識別す る。D-FF11で、D-FF9の出力データ(d)を D-FF8の出力データ(c)の立ち上がりで識別す る。以上の動作は、図4に示す従来の位相比較回路と同 様である。次に、出力段D-FF10において、入力段 D-FF9からの出力データ(d)を、入力段D-FF 8の出力データ(c)をインバータ6で反転したデータ の立ち上がりで識別する。このD-FF10の出力デー 出力端子に出力する。入力段および出力段D-FFのク 30 ϕ (e) $\delta D-FF$ 11の出力データ(f)を加算器 1 3で加算することにより得た出力信号(g)は、HとL の中心、即ちMiddleとなる。

【0021】次に、図2(B)は、入力データ信号 (a) に対してVCO (電圧制御発振器) クロック信号 (b) の位相が進んだ状態を示す。位相が進んだ場合に は、D-FF8とD-FF9は、同じデータ信号(a) をそれぞれクロック信号(b)の立ち上がりと立ち下が りで識別することになる。D-FF8の出力データ (c)は、D-FF9の出力データ(d)より半クロッ 相比較回路は、1対の入力段D-FF8、9および1対 40 ク進んでいる状態となる。これにより、D-FF10の 出力データ(e)はH固定、D-FF11の出力データ (f)はL固定となるので、加算器13の出力信号 (g)はL固定となる。

> 【0022】更に、図2(C)は、入力データ信号 (a) に対してVCOクロック信号(b) の位相が遅れ た状態を示す。位相が遅れた状態でも、D-FF8とD -FF9は、同じデータ信号(a)をそれぞれクロック 信号(b)の立ち上がりおよび立ち下がりで識別すると とになる。D-FF8の出力データ(c)は、D-FF 50 9の出力データ(d)より半クロック遅れている状態と

なる。これにより、D-FF10の出力データ(e)は L固定、D-FF11の出力データ(f)はH固定とな るので、加算器13の出力信号(g)はH固定となる。 【0023】次に、図3のタイミングチャートを参照し て、入力データ信号(a)のDutyが劣化した場合の 動作を説明する。図3(A)は、位相合致の場合の動作 である。図3(B)は、入力データ信号(a)の立ち下 がりとクロック信号(b)の立ち下がりが一致した状態 である。D-FF9の出力データ(d)は、入力データ 信号(a)の立ち下がりとクロック信号(b)の立ち下 10 がりが一致した箇所のみランダムデータとなる。D-F F10では、D-FF9のランダムデータのみを識別 し、D-FF11ではランダムデータ以外を識別する。 これにより、D-FF10の出力データ(e)はランダ ムデータのみ、D-FF11の出力はL固定となる。従 って、加算器13出力信号(g)の平均値は、Midd 1 e より低くなる。

【0024】また、図3(C)は、入力データ信号 (a) の立ち上がりとクロック信号(b) の立ち下がり が一致した時は、D-FF9の出力データ(d)は、入 20 力データ信号(a)の立ち上がりとクロック信号(b) の立ち下がりが一致した箇所のみランダムデータとな る。D-FF10では、D-FF9のランダムデータ以 外を識別し、D-FF11では、ランダムデータのみを 識別する。これにより、D-FF10の出力データ (e)はL固定となり、D-FF11の出力データ (f)はランダムデータのみとなる。このため、加算器 13の出力(g)の平均値はMiddleより高くな る。従って、入力データ信号(a)のDutyが劣化し -FF11の出力データ(e) および(f) がL固定と なる。加算器13の出力信号(g)の平均値がMidd 1 e となる状態、即ち図3 (B) および (C) の状態の 間である。入力データ信号(a)の立ち上がりと立ち下 がりの略中心で位相が合致するため、従来回路と同じ動 作をする。

【0025】以上、本発明による位相比較回路の好適実 施形態の構成および動作を詳述した。しかし、斯かる実 施形態は、本発明の単なる例示に過ぎず、何ら本発明を 限定するものではないことに留意されたい。本発明の要 40 旨を逸脱することなく、特定用途に応じて種々の変形変 更が可能であること当業者には容易に理解できよう。

[0026]

【発明の効果】以上の説明から理解される如く、本発明 の位相比較回路によると、次の如く実用上の顕著な効果 が得られる。即ち、識別データ出力用として使用される 出力端子に接続されるD-FF8には、出力端子3以外 にD-FF11とインバータ6の合計2個のブロックの みが接続される。従って、従来の位相比較回路と比較し て容量負荷が低減でき、高速動作時における識別データ 出力の波形劣化を低減させることが可能となる。

8

【図面の簡単な説明】

【図1】本発明による位相比較回路の好適実施形態の構 成を示すブロック図である。

【図2】図1に示す位相比較回路の正常状態における動 作を説明するタイミングチャートである。

【図3】図1に示す位相比較回路の入力データ信号のD u t yが劣化したときの動作を示すタイミングチャート である。

【図4】従来の位相比較回路の第1例の構成を示すブロ ック図である。

【図5】図4の従来技術における正常動作時のタイミン グチャートである。

【図6】図4の従来技術における入力データ信号のDu t yが劣化したときの動作を説明するタイミングチャー トである。

【図7】従来の位相比較回路の第2例の構成を示すブロ ック図である。

【図8】従来の位相比較回路技術の第3例の構成を示す ブロック図である。

【図9】図7に示す従来技術の正常時および入力データ た場合には、図3(A)に示す如く、D-FF10とD 30 信号のDutyが劣化時の動作タイミングチャートであ る。

> 【図10】図8に示す従来技術の入力データ信号のDu t yが劣化したときの動作タイミングチャートである。 【符号の説明】

1 データ入力端子

2 クロック入力端子


3 出力端子(識別データ出力用)

4 出力端子


5, 6 インバータ

D型フリップフロップ(D-FF) 8~11


13 加算器




【図4】




【図7】




[図10]




[図2]




【図3】




【図5】




【図6】





【図8】



(e)0FF11出力

【図9】

